3 ומעלה שנות ניסיון בפיתוח ועיצוב צ'יפים מסוג ASIC
ידע ב-Verilog/VHDL
ניסיון עם RTL

- תואר ראשון בהנדסת חשמל
- 3 שנות ניסיון כ- מהנדס/ת RFIC /  Analog Engineer

4 שנות ניסיון בתחום
ניסיון ב- Board Designer
חובה ניסיון עם RF

-תואר ראשון בהנדסת חשמל / אלקטרוניקה
-ניסיון של כ-3 שנים בתכן וארכיטקטורת FPGA
-ידע ב MATLAB
-פיתוח Digital Board Design – יתרון
-תואר שני - יתרון

תואר ראשון בהנדסת חשמל / אלקטרוניקה, תואר שני יתרון
ניסיון של כ-3 שנים בתכן וארכיטקטורת FPGA
ידע ב MATLAB
פיתוח Digital board design – יתרון
נכונות לעבודה באזור הצפון

5 שנות ניסיון בפיתוח HW ועיצוב Board
ניסיון עם מערכות רב תחומיות
תואר ראשון

תואר ראשון בהנדסת חשמל ואלקטרוניקה
ניסיון בארכיטקטורת מחשב לפחות 5 שנים ומעלה
ניסיון בעריכת מעגלים בתדר גבוהה
ניסיון בעבודה עם תוכנת ORCAD
ניסיון בתכנון FPGA - יתרון משמעותי

תואר ראשון בהנדסת חשמל ואלקטרוניקה
5 שנות ניסיון בפיתוח מוצר מולטידיספלינרי משלב התכנון ועד לשלב הייצור
ניסיון ב - Borad Design אנאלוגי + דיגיטאלי

5 שנות ניסיון כמהנדס/ת מערכת RF
תואר בהנדסת חשמל ואלקטרוניקה

3 שנות ניסיון כ- Frontend Engineer
ניסיון עם Verilog / System Verilog
ניסיון במיקרו-ארכיטקטורה ובעיצוב של בלוקים SoC מורכבים
ניסיון בעבודה עם FPGA/ASIC

ניסיון של שנתיים ומעלה בסינתזות
היכרות מעמיק עם Frontend Design ל-ASIC
היכרות עם System Verilog / Verilog / VHDL
תואר בהנדסת חשמל ואלקטרוניקה

-תואר ראשון בהנדסת חשמל ואלקטרוניקה
-ניסיון של כ- 5 שנים בפיתוח כרטיסים דיגיטליים
-היכרות עם ממשקים מהירים (DDR, PCIe, Ethernet)
-ידע בתוכנות: כלי סימולציה Hyperlynx, Orcad PSPICE - יתרון.

- 3 שנות ניסיון כ- Layout Designer.
- ניסיון ב-ICC2.
- ניסיון ב- Virtuoso- יתרון.

- 3ומעלה שנות ניסיון כ- VLSI Chip Design
-ניסיון בעבודה עם בלוקים, ארכיטקטורה, סינתזות.
-ניסיון ב-RTL ותכנון בלוקים חדשים
-תמיכה בצוות BE ובצוותי האימות.
-תואר בהנדסת חשמל ואלק'/ מדעי המחשב.

-ניסיון של שנתיים ומעלה בסינתזות
-היכרות מעמיק עם Frontend Design ל-ASIC
-היכרות עם System Verilog/Verilog/VHDL
-היכרות בעבודה בסביבת UNIX
-תואר בהנדסת חשמל ואלקטרוניקה

- מינימום 3 שנות ניסיון כ- Frontend Engineer
- ניסיון עם Verilog/System Verilog
- ניסיון במיקרו-ארכיטקטורה ובעיצוב של בלוקים SoC מורכבים
- ניסיון בעבודה עם FPGA/ASIC
- תואר בהנדסת חשמל ואלקטרוניקה

-לפחות 7 שנות ניסיון כ- Chip Design בעל/ת ניסיון בASIC
-ניסיון בארכיטקטורה לחומרה/ DSP / ארכיטקטורה SoC
-היכרות מעמיקה עם עיבוד אותות דיגיטליים
-היכרות עם MATLAB
-תואר בהנדסת חשמל ואלק'

-ניסיון של 5 שנים ומעלה כ- Backend VLSI Engineer
-ניסיון מעמיק ב-RTL TO GDS
-ניסיון בעבודה עם סינתזות, בלוקים והיכרות עם UPF / CPF
-היכרות עם System Verilog/ Verilog
-תואר בהנדסת חשמל ואלקטרוניקה

-ניסיון של 3 שנים ומעלה כ-Analog Engineer
-ניסיון בתכנון ממירי נתונים (ADC, DAC) ליישומי שמע
-ניסיון בתכנון PMU (DCDC, רגולטורים, POR, ...)
-ידע בעיבוד אותות (אנלוגי / דיגיטלי)
-ניסיון בעבודה עם Cadence
-תואר בהנדסת חשמל ואלקטרוניקה.

- 5 שנות ניסיון בעיצוב Backend.
- ניסיון עם RTL-to-GDS .
- ניסיון עם כלי Synopsys & Cadence- יתרון משמעותי.
- תואר בהנדסת חשמל ואלקטקוניקה/ מדעי המחשב.