ניסיון של 3 שנים בוריפיקציה במתודולוגיית UVM, עם SYSTEM VERILOG
תואר ראשון/ הנדסאי

תואר ראשון בהנדסת חשמל/אלקטרוניקה.
מעל ל- 7 שנות ניסיון בתחום analog hardware.
חובה ניסיון ב power electronics – power meters, transformer measurements, high current sources, and voltage sources
ניסיון ב- verification testing

תואר ראשון בהנדסת אלקטרוניקה/ תוכנה
3-5 שנות ניסיון בוריפיקציה וניסיון עם ASIC .
ניסיון עם Verilog / Verilog, SVA
ניסיון כלי סימולציה - רצוי VCS.
יכולות debug חזקות
ידע טוב במתודולוגיות וריפיקיציה (OVM / UVM)- יתרון
ידע ב- LINUX- יתרון
רקע בוריפיקציה במהירות גבוהה כמו PCIE / USB- יתרון

1-2 שנות ניסיון בוריפיקציה
ניסיון ב SYSTEM VERILOG/UVM - יתרון
ידע בסיסי בשפת C - יתרון
ניסיון בסקריפטים- יתרון
השכלה רלוונטית

3+ שנים כמהנדס וריפיקציה
ניסיון עם System Veriog
ניסיון עם מתודולוגיות UVM

7+ שנות ניסיון בוריפיקציה
ניסיון עם System Veriog
ניסיון בוריקפיקציה בשלב הRTL

השכלה רלוונטית
לפחות שנתיים ניסיון בוריפיקציה
אנגלית ברמה גבוהה

5 + שנות ניסיון בוריפיצקיה
ניסיון טוב בעבודה עם UVM - חובה
השכלה רלוונטית

בעל תואר בהנדסת חשמל/ תוכנה/ מדעי מחשב/מדעים מדויקים
ניסיון של לפחות 5 שנים בפיתוח ווריפיקציה מעשית
יכולת הובלת צוות
ידע וניסיון בכלי פיתוח של מנטור ועבודה במתודולוגיית UVM יהווה יתרון

ניסיון של לפחות 3 שנים כ-Formal-Verification engineer
תואר ראשון בהנדסת חשמל /מחשבים - חובה!
יכולת הובלה

ניסון של 5 שנים לפחות ב-Verification Infrastructure and Methodologies
רקע בתכנות
יתרון - ניסיון ב-VLSI
יתרון - ניסיון ב-CAD

- 2-3 שנות ניסיון בורפיקציה מתחום התקשורת
- ניסיון ב-Wireless - יתרון!
- תואר רלוונטי

- ניסיון של 5 שנים בוריפיקציה
- ניסיון בעבודה עם SYSTEM VERILOG
- ניסיון ב VMM, OVM, UVM

לפחות שלוש שנות ניסיון בתפקיד דומה - הכרחי
ניסיון בעבודה במתדולוגיית UVM - יתרון משמעותי
ניסיון בשימוש ב-SYSTEM VERILOG - יתרון

ניסיון של 5 שנים בוריפיקציה לצ'יפים של ASIC /FPGA
ניסיון של שנתיים לפחות בניהול צוות
ניסיון בעבודה עם SPECMAN, SYS VERILOG.
ניסיון ב UVM

ניסיון של 5 שנים בוריפיקציה ל FPGA עם SYSTEM VERILOG
ניסיון במתודולוגיית UVM
ניסיון של 3 שנים בניהול צוות

ניסיון של 5 שנים בוריפיקציה לצ'יפים של ASIC /FPGA
ניסיון של שנתיים לפחות בניהול צוות
ניסיון בעבודה עם SPECMAN, SYS VERILOG.
ניסיון ב UVM

3 שנות ניסיון בוריפקציה
ניסיון בעבודה עם מתדולוגיית UVM
ניסיון עם System Verlog

תואר בהנדסת חשמל/ הנדסת תוכנה- הכרחי.
ניסיון בוריפיקציה- יתרון.
ידע בSpecman או System Verilog- יתרון.

5+ שנות ניסיון בוריפיקציה
תואר ראשון בהנדסת חשמל ואלקטרוניקה
ניסיון מוכח בUVM ו-System Verilog
ניסיון מוכח בפיתוח VHDL, C, Assembly
יכולת למידה מהירה של טכנולוגיות חדשות
אנגלית ברמה גבוהה

תואר בהנדסת אלקטרוניקה/מכונות- הכרחי
3 שנות ניסיון כמהנדס/ת V&V
ניסיון מחברה רפואית - יתרון משמעותי
נכונות לעבודה ביקנעם

תואר ראשון רלוונטי / הנדסאי/ת
ניסיון של 5-7 שנים בתפקיד דומה
ניסיון מחברות רפואיות
אנגלית רמה גבוהה

- ניסיון של 3 שנים כ-Verification Engineer
- תואר ראשון בהנדסת חשמל/ מדעי המחשב מאוניברסיטה
- ניסיון בSpecman
- ניסיון בUVM

תואר ראשון רלוונטי
3 שנים ניסיון בתפקיד דומה
ביצוע וריפיקציה ל FPGA/ ASIC
ניסיון עם System Verilog
ניסיון בעבודה בסביבת LINUX

שנתיים ניסיון בוריפיקציה לצ'יפ
ניסיון עם OOP/ SystemVerilog/ UVM
תואר ראשון בהנדסת אלקטרוניקה / הנדסת תוכנה

תואר ראשון בהנדסת מכונות / חשמל
3 שנים ניסיון באימות מערכת ואימותו - רצוי מערכות אלקטרו-מכניות / אלקטרו-אופטיות
כישורי תקשורת גבוהים באנגלית ובעברית (כתובים ובינאישיים)
ניסיון בחברות מכשירים רפואיים - יתרון
היכרות עם בדיקות על פי אמות מידה רפואיות - יתרון
ניסיון בכלי CAD - יתרון

ניסיון של 12 שנים כמהנדס/ת וריפיקציה
ניסיון בכתיבת סימולטורים לשבבים
ניסיון עם SYSTEMVERILOG
ניסיון בבדיקות אמולציה
ניסיון בפיתוח ++C

5 שנים ניסיון כ- Design Verification Engineer
הבנה מעמיקה של OOP / SystemVerilog / UVM
ניסיון ב- Scripting Languages (Python or Perl)
ניסיון מ-Debugging מ-RTL ל-System Level
תואר ראשון במדעי המחשב / הנדסת חשמל

-מינימום 5 שנות ניסיון כמהנדס/ת וריפיקציה
-ניסיון בעבודה בסביבת UVM, VERILOG
-תואר בהנדסת חשמל / מדעי המחשב
-התפקיד כולל הובלת 2-3 אנשי צוות - TECH LEAD

- מינימום 5 שנות ניסיון בהנדסת וריפיקציה
- ניסיון בהובלה טכנית, לא חובה ניסיון ניהולי.
- ניסיון עם SYSTEM VERILOG, UVM - יתרון
- תואר בהנדסת חשמל ואלקטרוניקה

- שנה-שנתיים ניסיון בבדיקות תוכנה ידניות (ניסיון מהצבא/ מהתעשייה)
- אנגלית ברמה גבוהה מאוד, דיבור קריאה וכתיבה
- נכונות לעבודה בשעות הערב
- נכונות לעבודה באזור חיפה
* יכול להתאים גם לבוגרי תפקידים טכנולוגיים מצה"ל שמעוניינים להשתלב בתפקיד QA.

שנתיים ניסיון בתחום
ניסיון במערכות מולטידיסיפלינריות
תואר ראשון - יתרון
ניסיון בניהול / הובלה - יתרון

• תואר בהנדסה חשמל/אלקטרוניקה/ ביולוגיה/ הנדסה ביו רפואית ומקצועות המדעים.
• שנתיים ניסיון בתפקיד דומה - יתרון
• הכרת מתודולוגיות בדיקות -יתרון
• ניסיון בבדיקת מערכות רב תחומיות -יתרון

ניסיון מוכח בשימוש ב UVM
ידע וניסיון מוכח במערכת VERILOG
ניסיון במתודולוגיות וכלי ווריפיקציה

לפחות שנתיים ניסיון כמהנדס/ת וריפיקציה.
תואר במדעי המחשב / הנדסת חשמל

הנדסאי/ת או מהנדס/ת אלקטרוניקה
ניסיון של לפחות 3-4 שנים ומעלה בתפקיד דומה
ניסיון באלקטרוניקה דיגיטלית
יתרון לידע בLINUX, BACH, JTAG, DFT, ICT

- שנתיים ניסיון כמהנדס/ת וריפיקציה
-ניסיון בעבודה עם פרוטוקולי וריפיקציה, הבנת מודלים ודרישות טכניות
- ניסיון מחברת מדיקל - יתרון משמעותי

- תואר בהנדסה / מדע מהטכניון או מהאוניברסיטה
- ניסיון של שלוש שנים לפחות בתפקיד דומה
- ידע במתודולוגיות הבדיקה
- ניסיון בבדיקת מערכות רב תחומיות
- ניסיון בבדיקות על פי תקנים רפואיים - יתרון

שלוש שנות ניסיון כמהנדס/ת וריפיקציה
ניסיון בעבודה במתדולוגיית UVM
ניסיון בעבודה בסביבת System Verilog
תואר ראשון בתחום הרלוונטי

- תואר ראשון
- לפחות 5 שנים ניסיון בוריפיקציה
- ניסיון באחת השפות: ++SYSTEM Verilog / Verilog, UVM, Perl, C / C

-ניסיון של כמהנדס/ת וריפיקציה
-ניסיון בוריפיקציה ל-ASIC
-ניסיון בכתיבת קוד ב- C
-תואר בהנדסת חשמל ואלק'/ מדעי המחשב/ הנדסת תוכנה

ניסיון של שנה כמהנדס/ת וריפיקציה
ניסיון עם מערכות רפואיות
תואר ראשון

3 שנות ניסיון כתכן/ית דיגיטלי ומעגלים משולבים VLSI.
תואר בהנדסת חשמל מאוניברסיטה מובילה

· B.Sc. בהנדסת חשמל או מדעי המחשב.
· 4 שנות ניסיון במתודולוגיית UVM (System Verilog- חובה!
· אנגלית ברמה גבוהה.

יתרון:
· ניסיון עם Verilog ו- VHDL.
· ניסיון עם כלים Xilinx / FPGA Flow.
· ניסיון בכלים של Synopsys.

- תואר רלוונטי
- ניסיון של שנתיים בהנדסת וריפיקציה
- Specman / System Verilog

- ניסיון של 5 שנים לפחות כמהנדס וריפיקציה ל-VLSI
- ניסיון ב-System Verilog
- ניסיון ב-UVM
- תואר בהנדסת חשמל ואלקטרוניקה

- 6 שנות נסיון כמהנדס/ת וריפיקציה
- ניסיון בפיתוח ASIC

4 שנות ניסיון ASIC Verification
תואר ראשון או שני בהנדסת חשמל ואלקטרוניקה

3 שנות ניסיון כמהנדס/ת וריפיקציה
ניסיון בעבודה במתדולוגיית UVM
ניסיון בעבודה בסביבת System Verilog
תואר ראשון בתחום הרלוונטי

4 שנות ניסיון ומעלה בעבודה על pre silicon verification
ניסיון עם Verilog ו-RTL
ניסיון בשפת פיתוח C

תואר ראשון בהנדסת תוכנה/ מדעי המחשב/ הנדסה ביו רפואית/ חשמל ואלקטרוניקה/ מכניקה
4 שנות ניסיון בבדיקות למערכת מולטידיספנרית

- תואר בהנדסת אלקטרוניקה
- ניסיון ב DFT/ ורפיקציה

- תואר ראשון בהנדסה ביו רפואית/ הנדסת חשמל ואלקטרוניקה/ הנדסת תוכנה
- ניסיון של 5 שנים בבדיקות חומרה למערכת
- ניסיון מתעשיית המדיקל- יתרון משמעותי

- 3 שנות ניסיון כמהנדס/ת V&V
- הכרת מתודולוגיות בדיקות
- ניסיון בבדיקת מערכות מולטידיסציפלינריות -יתרון

- 3 שנות ניסיון כמהנדס/ת V&V
- הכרת מתודולוגיות בדיקות
- ניסיון בבדיקת מערכות מולטידיסציפלינריות -יתרון

- תואר ראשון/ הנדסאי/ת תוכנה/ אלקטרוניקה
- ניסיון של שנה בבדיקות למערכת מולטידיספלנרית
- אנגלית ברמה גבוהה מאוד

- 4 שנות ניסיון בוריפיקציה לFPGA
- ניסיון בVerilog / System Verilog
- ניסיון בשלב הRTL
- עבודה במתודולוגיית UVM
- תואר רלוונטי

- בוגר/ת תואר ראשון בתחום הרלוונטי
- חמש שנות ניסיון כמהנדס/ת וריפיקציה
- ניסיון בעבודה במתדולוגיית UVM
- ניסיון בעבודה בסביבת System Verilog

- בוגר/ת תואר ראשון מתחום רלוונטי
- 3 שנות ניסיון ב-RTL verification בסביבות מתקמדות
- ניסיון עם מערכת Verilog
- ניסיון בשפות סקריפטים

- תואר ראשון בהנדסת חשמל אלקטרוניקה/ הנדסה ביו רפואית מאוניברסיטה מוכרת
- שנה ניסיון בתפקיד דומה- יתרון

- תואר ראשון בהנדסת תוכנה/ ביו רפואה/ אלקטרוניקה וכדומה
- שנה ניסיון בבדיקות תוכנה למערכת מורכבת
- אנגלית ברמה גבוהה

- שנתיים ניסיון בתפקיד דומה
- הכרת מתודולוגיות בדיקות
- תואר בהנדסת חשמל/אלקטרוניקה/ ביולוגיה/ הנדסה ביו רפואית ומקצועות המדעים
- ניסיון בבדיקת מערכות רב תחומיות -יתרון

- שנתיים ניסיון בבדיקות למערכת מולטידיספלנרית
- ניסיון בכתיבת מסמכי בדיקות
- ניסיון מתעשיית המדיקל- יתרון
- תואר בהנדסה/ הנדסאי- יתרון

- שנתיים ניסיון כמהנדס/ת V&V
- הכרת מתודולוגיות בדיקות
- ניסיון בבדיקת מערכות מולטידיסציפלינריות
- אנגלית ברמה גבוהה

- מהנדס/ת אלקטרוניקה /תוכנה
- ניסיון של שנה כמהנדס/ת וריפיקציה
- ניסיון בתכן FPGA/ תכן כרטיסים Board Design –יתרון

- 3 שנות ניסיון כ-Design Verification Engineer
- ניסיון עם Verilog או מערכת Verilog
- ניסיון שליטה מלאה ב-UVM- יתרון
- בוגר/ת תואר ראשון מתחום רלוונטי

- שנה ניסיון כמהנדס/ת וריפיקציה
- ניסיון ב- Verilog.

- 3 שנות ניסיון כמהנדס/ת V&V
- הכרת מתודולוגיות בדיקות
- ניסיון בבדיקת מערכות מולטידיסציפלינריות -יתרון
- תואר ראשון בהנדסת חשמל ואלקטרוניקה / מכונות / ביו רפואה

- ניסיון של שנה כמהנדס/ת וריפיקציה

- ניסיון בעבודה במתודולוגיית UVM

- ניסיון ב Verilog

- ניסיון כ- מהנדס/ת V&V

- אנגלית ברמה גבוהה

- תואר ראשון בהנדסת חשמל/ אלקטרוניקה/ הנדסה ביו רפואית

- ניסיון במתודלוגיית בדיקות

- תואר ראשון בתחום המחשוב
- ניסיון בכתיבת קוד
- היכרות עם Data Base כגון MongoDB ו-SQL - יתרון

- 4 שנות ניסיון בוריפיקציה
- ניסיון עם System Verilog/ Specman
- אנגלית ברמה גבוהה
- ניסיון עם מתודולוגיית DVM- יתרון

- שנה ניסיון בבדיקות מערכת מולטידיסציפלינרית
- ניסיון בכתיבת מסמכי בדיקות STD, STP, STR
- רקע מחברת מדיקל - יתרון משמעותי

- שנה ניסיון בבדיקות מערכת מולטידיסציפלינרית
- ניסיון בכתיבת מסמכי בדיקות STD, STP, STR
- תואר במדעי המחשב / הנדסת תוכנה / דומה
- ניסיון בענף המכשור הרפואי- יתרון משמעותי

• תואר ראשון בהנדסת חשמל ואלקטרוניקה/ הנדסת מחשבים ודומיהם
• לפחות 3 שנות ניסיון בוריפיקציה
• ניסיון בוריפיקציה לאחד או יותר: PCI-E/ DDR4/ CPU/ARM
• נכונות לעבודה באזור ת"א במודל היברידי

- שנתיים ניסיון בוריפיקציה Pre Silicon
- ידע וניסיון בזרימת אימות Pre Silicon
- ניסיון בבניית סביבות אימות ב-System Verilog
- ניסיון וידע באיתור באגים ב-RTL באמצעות Mentor/Synopsys
- תואר ראשון רלוונטי