בלוגים

ארגון ביטחוני באזור המרכז מגייס Verification Engineer
התפקיד כולל: פיתוח סביבות Verification במתודולוגיית UVM עבור מערכות FPGA, הגדרה, ארכיטקטורה ופיתוח של סביבות אימות מרמת Block Level ועד Full-Chip, עבודה על מגוון פרויקטים בתחומי עיבוד אות ו-Controllers, וכן עבודה בצמוד לצוותי FPGA, מהנדסי מערכת ואלגוריתמאים.